Analogdecodierer sind Sieger beim Wirelesstest - Embedded.com

Analogdecodierer sind Sieger beim Wirelesstest

PORTLAND &#151 Moderne digitale Wireless-Standards, wie die vom '3rd Generation Partnership Project', verwenden iterative Kommunikationsprotokolle. Sie bieten eine gute Fehlerkorrektur und simultan eine optimale Kompression.

Bis jetzt lässt sich die Fehlerkorrektur in iterativem Code am effizientesten mit leistungshungrigen digitalen AD-Wandlern und Hardware-Multiplizierern zur Decodierung der Wireless-Signale realisieren. Digitaldecodierer haben eine höhere Leistungsaufnahme (im Milliwattbereich) als Analogdecodierer (im Mikrowattbereich). Zudem produzieren sie weniger Störungen durch Rauschen und Datenfehler.

An der University of Alberta haben Forscher einen Weg zur Decodierung von Funksignalen entwickelt, bei dem weitaus weniger Strom verbraucht wird als mit digitalen AD-Wandlern. “Mit einem unserer Testchips konnten wir zeigen, dass Analogdecodierer bis zu 100-mal weniger Leistung [40 Picojoule Energie zur Dekodierung von einem Bit] wie ein Digitaldecodierer benötigen. Und dies bei gleicher Funktionalität. Mit einem anderen Chip – mit einer Blockgröße von 256 – konnten wir zudem demonstrieren, dass Analogdecodierer mit nur einem Zehntel der Chipfläche auskommen können”, erläuterte Elektroingenieur David Nguyen von der Univerität Alberta.

Weiter sagte Nguyen: “Heutige digitale Turbodecodierer verbrauchen bei einer Blockgröße von 1.024 um 120 Nanojoules (120.000 pJ) pro Bit und belegen 81 Quadratmillimeter Chipfläche. Selbst Prototypen der nächsten Generation von Digitaldecodierern verbrauchen 1.260 pJ beziehungsweise 50 Quadratmillimeter Chipfläche”. David Nguyen erklärte, die nächste Generation von Analogdecodierern komme mit einem Energieverbrauch von nur 86 pJ pro Bit aus und belegt bei einer Blockgröße von 256 nur 3 Quadratmillimeter. (Der Wert von 40 pJ pro Bit, den Nguyen erwähnte, stammt von einem winzigen Prüfchip aus einer Versuchsanordnung mit acht Blöcken.)

Seit 1993 übertragen so genannte “Turbocodes”, mehr Informationen pro Datenkanal, weil sie nicht mehr bitweise übertragen. Dafür ist Turbocode von Komprimierungsalgorithmen abhängig, die die Information je nach Inhalt der Nachricht unterschiedlich komprimieren. Iterative Codes verbessern Turbocodes auf optimale Weise, indem sie Probability-Matrixe senden. Die erfordern einen geringeren Signal/Rauschabstand bei gleichen Bitfehlerraten und liegen daher näher an der Claude-Shannon-Grenze – der in einem Kommunikationskanal theoretisch maximal möglichen Übertragungsrate.

“Aus heutiger Sicht ist unser Chip weltweit der effizienteste Analogdekoder, weil wir Transistoren unterhalb der Schleusenspannung und einen Leckstrom zur Signalverarbeitung nutzen”, so Nguyen weiter. “Wir dekodieren analog und kodieren das Ergebnis digital mit einer einfachen Komparatorschaltung.”

David Nguyen hat den Chip zusammen mit den Elektrotechnikprofessoren Vincent Gaudet und Christian Schlegel und dem Studenten Chris Winstead entwickelt. Alle Forschungsarbeiten wurden im High Capacity Digital Communications Labor (www.ece.ualberta.ca/~hcdc) der University of Alberta (Edmonton) durchgeführt.

Über Antenne empfangene Digitaldecodierer für iterative Codes werden zunächst durch einen schnellen AD-Wandler geschickt. Dann führt ein Multiplier-Array die Matrixmultiplikation in der Hardware aus. Einige Digitaldecodierer arbeiten logarithmisch, um die Schaltung einfach zu halten. Das erfordert aber wieder Addiererarrays, die zusammen mit dem AD-Wandler, schnell einen Stromverbrauch im Milliwattbereich hervorrufen.

Analogdecodierer lösen das Problem, indem sie die notwendigen Multiplikationen noch im Analogteil durchführen und verbrauchen pro dekodiertes Bit lediglich 40 pJ. Dazu wird ein analoger Gilbert-Multiplier verwendet. Er arbeitet unterhalb der Schleusenspannung des ansonsten normalen CMOS-Chips. Durch den Einsatz von übergroßen analogen Transistoren mit sehr engen Toleranzwerten konnten die Forscher zeigen, dass abgestimmte Transistoren analoge Matrixmultiplikationen im Subthreshold-Bereich durchführen können. Der letzte Dekodierschritt, die Digitalisierung, wurde von einem Array einfacher analoger Komparatorschaltungen ausgeführt.

Zuvor im High-Capacity Digital Communications Laboratory hergestellte Chips enthielten einen von dem Studenten Chris Winstead konzipierten Analogdecodierchip mit einer Blockgröße von 256. Auch andere Chips der Forscher der University of Alberta und anderer Forschungseinrichtungen in den USA, Europa und Japan, lassen erahnen, dass “On”-Wireles-Chips ebensowenig Strom verbrauchen wie die “Off”-Wireless-Chips von heute.

Nach Angaben der Forscher wäre es dank des geringen Stromverbrauchs des Analogdecodierers möglich, Mobiltelefone mit Einwegbatterien der Größe AAA zu betreiben. Weitere nützliche Anwendungen sind im Medizinbereich denkbar. Vorstellbar sind implantierbare Geräte zur Überwachung des Gesundheitszustands oder automatische Wirkstoffdosierungssysteme. Da der neue Analogdecodierer fast keine Wärme abgibt, ist eine Steuerung per Funk durch die Haut durchaus denkbar.

Diese Forschungsarbeit wurde von folgenden Organisationen unterstützt: Informatics Circle of Research Excellence (www.iCORE.ca), Natural Sciences and Engineering Research Council of Canada, Canadian Microelectronics Corp., Canada Foundation for Innovation und the Alberta Science and Research Authority.

Leave a Reply

This site uses Akismet to reduce spam. Learn how your comment data is processed.